Docket No.: 67161-069 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Yasuhiro KASHIWAZAKI : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: August 18, 2003 : Examiner:

For: SEMICONDUCTOR MEMORY DEVICE PERMITTING CONTROL OF INTERNAL POWER

SUPPLY VOLTAGE IN PACKAGED STATE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-053141(P), filed February 28, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Gene Z. Rubinson Registration No. 33,351

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 GZR:mcw Facsimile: (202) 756-8087

Date: August 18, 2003

日本国特許庁 Y. KASHIWAZAKI JAPAN PATENT OFFICE August 18, 2003

McDermott, Will & Emery

67161 - 069

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月28日

出 願 番 号

Application Number:

特願2003-053141

[ST.10/C]:

[JP2003-053141]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 3月24日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2003-053141

【書類名】

特許願

【整理番号】

542548JP01

【提出日】

平成15年 2月28日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 29/00

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

柏崎 泰宏

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】

森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 パッケージに収められた半導体記憶装置であって、

外部電源電圧をもとに参照電圧を発生する参照電圧発生回路と、

前記パッケージ外部から与えられる外部電圧を、互いに異なる電圧値を有する 複数の分割電圧に分割する電圧分割回路と、

前記パッケージ外部からの制御信号に応じて、前記参照電圧および前記複数の 分割電圧の中から1つの基準電圧を選択する選択回路と、

前記基準電圧をもとに内部電源電圧を発生する内部電圧発生回路とを備える、 半導体記憶装置。

【請求項2】 前記電圧分割回路は、

前記外部電圧として前記外部電源電圧が与えられる外部電源ノードと、

前記外部電源ノードと接地ノードとの間に直列接続され、前記外部電源電圧を 互いに異なる電圧値を有する複数の分割電圧に分割する複数の抵抗素子とを含む 、請求項1に記載の半導体記憶装置。

【請求項3】 前記電圧分割回路は、

前記外部電圧としてデータマスク信号電圧が与えられるデータマスクピンと、 前記データマスクピンと接地ノードとの間に直列接続され、前記データマスク 信号電圧を互いに異なる電圧値を有する複数の分割電圧に分割する複数の抵抗素 子とを含む、請求項1に記載の半導体記憶装置。

【請求項4】 前記選択回路は、

前記複数の分割電圧の各々に対して設けられた複数の選択信号に応じて、前記 複数の分割電圧の中から1つの選択電圧を選択する分割電圧選択部と、

テストモード制御信号が一方の論理レベルをとった時には前記参照電圧を前記 基準電圧として選択し、前記テストモード制御信号が他方の論理レベルをとった 時には前記選択電圧を前記基準電圧として選択する基準電圧選択部とを含む、請 求項1に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体記憶装置に関し、より特定的には、パッケージに収められた状態で内部電源電圧の制御が可能な半導体記憶装置に関する。

[0002]

【従来の技術】

一般に、DRAM (Dynamic Random Access Memory) のような半導体記憶装置では、外部から供給される電源電圧に基づいてまず参照電圧が生成され、この参照電圧をもとに数種類の内部電源電圧が生成される。

[0003]

特許文献1に記載された従来の半導体記憶装置は、外部電源電圧が入力され内部参照電圧を発生する参照電圧生成回路と、内部参照電圧が入力され所定値の基準電圧を出力する基準電圧回路と、所定値の基準電圧および外部電源電圧に基づいて内部電源電圧を生成する内部電源回路とを備え、基準電圧回路は、プロービングによって測定された基準電圧の測定値に基づいて任意のヒューズを溶断することにより、基準電圧を予め設定された電圧値に微調整して出力することができる。

[0004]

【特許文献1】

特開2002-15599号公報

[0005]

【発明が解決しようとする課題】

一般に、DRAMのような半導体記憶装置では、製品として出荷する前のテストとして、内部電源電圧に対する半導体記憶装置の動作マージンを評価する必要がある。

[0006]

特許文献1に記載された従来の半導体記憶装置は、半導体チップがモールド樹脂に覆われてパッケージされたモールド状態において内部電源電圧を制御することができず、内部電源電圧に対する半導体記憶装置の動作マージンをモールド状

態において外部から評価することができないという問題点があった。

[0007]

それゆえに、この発明の目的は、モールド状態においても内部電源電圧に対する半導体記憶装置の動作マージンを外部から評価することが可能な半導体記憶装置を提供することである。

[0008]

【課題を解決するための手段】

この発明は、パッケージに収められた半導体記憶装置であって、外部電源電圧をもとに参照電圧を発生する参照電圧発生回路と、パッケージ外部から与えられる外部電圧を、互いに異なる電圧値を有する複数の分割電圧に分割する電圧分割回路と、パッケージ外部からの制御信号に応じて、参照電圧および複数の分割電圧の中から1つの基準電圧を選択する選択回路と、基準電圧をもとに内部電源電圧を発生する内部電圧発生回路とを備える。

[0009]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、 図中同一または相当部分には同一符号を付してその説明は繰り返さない。

[0010]

[実施の形態1]

図1は、この発明の実施の形態1による半導体記憶装置1Aの概略的な構成を 示したブロック図である。

[0011]

図1に示す実施の形態1の半導体記憶装置1Aは、入力バッファ回路11と、データ書込回路12と、メモリアレイ13と、コマンド・アドレスデコーダ14と、内部レジスタ15と、電圧分割回路16Aと、内部電圧発生部20,30,40とを備える。

[0012]

入力バッファ回路 1 1 は、外部から入力される外部信号を受けて、データ信号 についてはデータ書込回路 1 2 に出力し、データマスク信号, コマンド信号, お よびアドレス信号についてはコマンド・アドレスデコーダ14に出力する。データ書込回路12は、入力されたデータ信号をメモリアレイ13内のメモリセルに書込む。また、半導体記憶装置1Aにおいて入出力されるデータ信号は、入力バッファ回路11から出力されるデータマスク信号によってマスクされる。

[0013]

コマンド・アドレスデコーダ14は、コマンド信号およびアドレス信号をデコードする。デコードされたコマンド信号のうち、モードレジスタセット(MRS)コマンドにより設定されたリードレイテンシおよびバースト長などの情報が内部レジスタ15に格納される。内部レジスタ15には、他にもテストモードイネーブル信号TMenおよび参照電圧選択信号Vref1en~VrefNen(いずれも後に説明)が格納される。

[0014]

内部レジスタ15への情報の書込みは、デコードされたコマンド信号によって制御される。内部レジスタ15への情報書込み動作は、たとえば、標準DRAMにおけるMRS動作と同様に行なえばよい。なお、内部レジスタ15は、電源投入時に所定の値にリセットされることが望ましい。これは、電源投入時にレジスタ値が不定になると、半導体記憶装置1Aを通常動作させたい時にも、テストモードイネーブル信号TMenが誤って活性化される可能性があるからである。

[0015]

電圧分割回路16Aは、外部から与えられる外部電源電圧VDDを複数の分割電圧Vref1A~VrefNAに分割して、内部電圧発生部20,30,40にそれぞれ出力する。

[0016]

内部電圧発生部20は、参照電圧VrefSを発生する参照電圧発生回路21 と、基準電圧VREFSを選択するセレクター22と、内部電源電圧VDDSを 発生する内部電圧発生回路23とを含む。内部電源VDDSは、たとえばメモリ セル用電源として用いられる。

[0017]

内部電圧発生部30は、参照電圧VrefPを発生する参照電圧発生回路31

と、基準電圧VREFPを選択するセレクター32と、内部電源電圧VDDPを発生する内部電圧発生回路33とを含む。内部電源VDDPは、たとえば半導体記憶装置1A内の周辺回路用電源として用いられる。

[0018]

内部電圧発生部40は、参照電圧VrefDを発生する参照電圧発生回路41 と、基準電圧VREFDを選択するセレクター42と、内部電源電圧VPPを発 生する内部電圧発生回路43とを含む。内部電源VPPは、たとえばワード線用 電源として用いられる。

[0019]

内部電圧発生部20,30,40は互いに同等の構成を有するため、ここでは、内部電圧発生部20に含まれる参照電圧発生回路21,セレクター22,および内部電圧発生回路23を代表して説明する。

[0020]

参照電圧発生回路21は、外部から与えられる外部電源電圧VDDを受けて、参照電圧VrefSを発生する。セレクター22は、テストモードイネーブル信号TMenおよび参照電圧選択信号Vref1en~VrefNenに応じて、分割電圧Vref1A~VrefNAおよび参照電圧VrefSの中から1つの基準電圧VREFSを選択する。なお、テストモードイネーブル信号TMenおよび参照電圧選択信号Vref1en~VrefNenは、外部から入力される外部信号に含まれる。内部電圧発生回路23は、セレクター22から出力される基準電圧VREFSを受けて、内部電源電圧VDDSを発生する。

[0021]

以下、実施の形態1による半導体記憶装置1Aの特徴部分である電圧分割回路16A,参照電圧発生回路21,セレクター22,および内部電圧発生回路23の各具体的な回路構成について説明する。

[0022]

図2は、この発明の実施の形態1による電圧分割回路16Aの回路構成を示した回路図である。

[0023]

図 2 に示す実施の形態 1 の電圧分割回路 1 6 A は、外部電源電圧 V D D が与えられるノードと接地ノードとの間に、各々が同一の抵抗値 R A を有する抵抗素子 $16A_1\sim 16A_N-1$ が直列接続された構成となっている。抵抗素子 $16A_1\sim 16A_N-1$ はノードN A k とノードN A (k+1) との間に接続され、ノードN A k (k=1 \sim N) には分割電圧 V r e f k A が与えられる。分割電圧 V r e f k A の電圧値は、

 $VrefkA=VDD\cdot (N-k)/(N-1)$ と表わされる。

[0024]

図3は、この発明の実施の形態1による参照電圧発生回路21の回路構成の一例を示した回路図である。

[0025]

図3に示す実施の形態1の参照電圧発生回路21は、定電流源101と、抵抗素子102と、PチャネルMOSトランジスタ103と、演算増幅器104とを含む。

[0026]

定電流源101は、外部電源電圧VDDをもとに定電流Iconstを生成する。定電流源101,抵抗素子102,およびダイオード接続されたPチャネルMOSトランジスタ103は環状に接続され、定電流源101の出力ノードN21には定電圧Vconstが現れる。演算増幅器104は、マイナス側の入力端子と出力端子とが接続されたボルテージフォロワを構成し、定電圧Vconstをプラス側の入力端子に受けて、参照電圧VrefSを出力する。

[0027]

図4は、この発明の実施の形態1によるセレクター22の回路構成を示した回路図である。

[0028]

図4に示す実施の形態1のセレクター22は、インバータ $201-1\sim201-N$, 203, 205と、トランスファゲート $202-1\sim202-N$, 204, 206とを含む。

[0029]

参照電圧選択信号Vrefken $(k=1\sim N)$ は、そのまま、あるいはインバータ201-kによって反転されて、トランスファゲート202-kに入力される。トランスファゲート202-kは、参照電圧選択信号VrefkenがHレベル(論理ハイ)のとき、分割電圧VrefkAをノードN22aに与える。【0030】

テストモードイネーブル信号TMenは、そのまま、あるいはインバータ203,205によって反転されて、トランスファゲート204,206にそれぞれ入力される。トランスファゲート204は、テストモードイネーブル信号TMenがHレベルのとき、ノードN22aの電圧をノードN22bに与える。トランスファゲート206は、テストモードイネーブル信号TMenがLレベル(論理ロー)のとき、参照電圧VrefSをノードN22bに与える。ノードN22bに与えられた電圧は、基準電圧VREFSとして出力される。

[0031]

図 5 は、この発明の実施の形態 1 によるセレクター 2 2 の回路動作を説明するためのタイミング図である。ここでは、参照電圧 V r e f S = 1 . 8 [V] と仮定する。また、図 2 の電圧分割回路 1 6 Aにおいて説明したように、分割電圧 V r e f 1 Aは、外部電源電圧 V D D = 2 . 5 [V] と仮定する。

[0032]

[0033]

= 2.5 [V] となる。

[0034]

テストモードイネーブル信号TMenおよび参照電圧選択信号Vreflen ~VrefNenは外部から入力されるため、基準電圧VREFSは外部からの 制御により複数の電圧値を選択することができる。

[0035]

図6は、この発明の実施の形態1による内部電圧発生回路23の回路構成の一例を示した回路図である。

[0036]

図6に示す実施の形態1の内部電圧発生回路23は、演算増幅器301と、P チャネルMOSトランジスタ302と、抵抗素子303とを含む。

. [0037]

演算増幅器301は、マイナス側の入力端子がノードN23に接続され、出力端子がPチャネルMOSトランジスタ302のゲートに接続される。PチャネルMOSトランジスタ302および抵抗素子303は、ノードN23をはさんで電源ノードと接地ノードとの間に直列接続される。演算増幅器301のプラス側の入力端子には基準電圧VREFSが与えられ、抵抗値R1を有する抵抗素子303には定電流I0が流れる。このとき、ノードN23には内部電圧VDDS=R1・I0が現れる。なお、内部電源電圧VDDSの大きさは、実質的に基準電圧VREFSと等しい。

[0038]

このように、内部電圧発生部20は、外部から入力される分割電圧Vref1 A~VrefNAおよび参照電圧VrefSの中から、テストモードイネーブル信号TMenおよび参照電圧選択信号Vreflen~VrefNenに応じて1つの基準電圧VREFSを選択し、基準電圧VREFSをもとに内部電源電圧VDDSを発生する。

[0039]

以上のように、実施の形態1によれば、外部からの制御信号に応じて参照電圧 および複数の分割電圧の中から1つの基準電圧を選択することにより、モールド 状態においても内部電源電圧に対する半導体記憶装置の動作マージンを外部から 評価することが可能となる。

[0040]

[実施の形態2]

図7は、この発明の実施の形態2による半導体記憶装置1Bの概略的な構成を 示したブロック図である。

[0041]

図7に示す実施の形態2の半導体記憶装置1Bは、入力バッファ回路11と、データ書込回路12と、メモリアレイ13と、コマンド・アドレスデコーダ14と、内部レジスタ15と、電圧分割回路16Bと、内部電圧発生部20,30,40と、ANDゲート51とを備える。

[0042]

入力バッファ回路 1 1 は、外部から入力される外部信号を受けて、データ信号についてはデータ書込回路 1 2 に出力し、コマンド信号およびアドレス信号についてはコマンド・アドレスデコーダ 1 4 に出力する。データ書込回路 1 2 は、入力されたデータ信号をメモリアレイ 1 3 内のメモリセルに書込む。

[0043]

コマンド・アドレスデコーダ14は、コマンド信号およびアドレス信号をデコードする。デコードされたコマンド信号のうち、モードレジスタセット(MRS)コマンドにより設定されたリードレイテンシおよびバースト長などの情報が内部レジスタ15に格納される。内部レジスタ15には、他にもテストモードイネーブル信号TMenおよび参照電圧選択信号Vreflen~VrefNenが格納される。

[0044]

内部レジスタ15への情報の書込みは、デコードされたコマンド信号によって 制御される。内部レジスタ15への情報書込み動作は、たとえば、標準DRAM におけるMRS動作と同様に行なえばよい。なお、内部レジスタ15は、電源投 入時に所定の値にリセットされることが望ましい。これは、電源投入時にレジス タ値が不定になると、半導体記憶装置1Bを通常動作させたい時にも、テストモ ードイネーブル信号TMenが誤って活性化される可能性があるからである。

[0045]

ANDゲート51は、内部レジスタ15から出力されるテストモードイネーブル信号TMenの反転信号および外部から与えられる外部データマスク信号extDMを受けて、データマスク信号DMをコマンド・アドレスデコーダ14に出力する。半導体記憶装置1Bにおいて入出力されるデータ信号は、データマスク信号DMによってマスクされる。

[0046]

テストモードイネーブル信号TMenがHレベルのとき、データマスク信号DMは、外部データマスク信号extDMの論理状態にかかわらず常にLレベルとなる。したがって、実施の形態2の半導体記憶装置1Bがテストモードに入ったとき、半導体記憶装置1Bにおいて入出力されるデータ信号はデータマスク信号DMによってマスクされることはなく、テストモード時においてもデータ信号の入出力に関するテストが可能となる。

[0047]

電圧分割回路16Bは、データマスク信号電圧VDMの電圧を複数の分割電圧 Vref1B~VrefNBに分割して、内部電圧発生部20,30,40にそれぞれ出力する。

[0048]

実施の形態 2 の内部電圧発生部 2 0 , 3 0 , 4 0 は、分割電圧 V r e f 1 A \sim V r e f N A が分割電圧 V r e f 1 B \sim V r e f N B に置き換えられた点を除いて実施の形態 1 の内部電圧発生部 2 0 , 3 0 , 4 0 2 同等なので、ここでは説明を繰り返さない。

[0049]

以下、実施の形態1の半導体記憶装置1Aと比較して実施の形態2の半導体記憶装置1Bの特徴部分である電圧分割回路16Bの具体的な回路構成について説明する。

[0050]

図8は、この発明の実施の形態2による電圧分割回路16Bの回路構成を示し

た回路図である。

[0051]

図8に示す実施の形態2の電圧分割回路16Bは、データマスク信号電圧VD Mが与えられるデータマスクピンと接地ノードとの間に、各々が同一の抵抗値R Bを有する抵抗素子16B $_1$ ~16B $_N$ -1が直列接続された構成となっている。抵抗素子16B $_k$ (k=1~N-1)はノードNB $_k$ とノードNB(k+1)との間に接続され、ノードNB $_k$ (k=1~N)には分割電圧Vref $_k$ Bが与えられる。分割電圧Vref $_k$ Bの電圧値は、

 $VrefkB=VDM\cdot(N-k)/(N-1)$ と表わされる。

[0052]

データマスク信号電圧VDMは、外部電源電圧VDDとは違って柔軟に電圧値を設定することができ、外部電源電圧VDD以上の電圧値に設定することも可能である。ゆえに、実施の形態2の分割電圧Vref1B~VrefNBは、実施の形態1の分割電圧Vref1A~VrefNAに比べてより広範囲な電圧設定が可能である。

[0053]

以上のように、実施の形態2によれば、外部からの制御信号に応じて参照電圧 および複数の分割電圧の中から1つの基準電圧を選択することにより、内部電源 電圧に対するモールド状態の半導体記憶装置の動作マージンをより柔軟に外部か ら評価することが可能となる。

[0054]

今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範 囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

[0055]

【発明の効果】

以上のように、この発明によれば、モールド状態においても内部電源電圧に対

する半導体記憶装置の動作マージンを外部から評価することが可能となる。

【図面の簡単な説明】

- 【図1】 この発明の実施の形態1による半導体記憶装置1Aの概略的な構成を示したブロック図である。
- 【図2】 この発明の実施の形態1による電圧分割回路16Aの回路構成を示した回路図である。
- 【図3】 この発明の実施の形態1による参照電圧発生回路21の回路構成の一例を示した回路図である。
- 【図4】 この発明の実施の形態1によるセレクター22の回路構成を示した回路図である。
- 【図5】 この発明の実施の形態1によるセレクター22の回路動作を説明 するためのタイミング図である。
- 【図6】 この発明の実施の形態1による内部電圧発生回路23の回路構成の一例を示した回路図である。
- 【図7】 この発明の実施の形態2による半導体記憶装置1Bの概略的な構成を示したブロック図である。
- 【図8】 この発明の実施の形態2による電圧分割回路16Bの回路構成を示した回路図である。


【符号の説明】

1A, 1B 半導体記憶装置、11 入力バッファ回路、12 データ書込回路、13 メモリアレイ、14 コマンド・アドレスデコーダ、15 内部レジスタ、16A, 16B 電圧分割回路、16A_1~16A_N, 16B_1~16B_N, 102, 303 抵抗素子、20, 30, 40 内部電圧発生部、21, 31, 41 参照電圧発生回路、22, 32, 42 セレクター、23, 33, 43 内部電圧発生回路、51 ANDゲート、101 定電流源、103, 302 PチャネルMOSトランジスタ、104, 301 演算増幅器、201-1~201-N, 203, 205 インバータ、202-1~202-N, 204, 206 トランスファゲート。


【書類名】

図面

【図1】




【図2】




【図3】






【図4】












<u>23</u>



【図7】







【書類名】

要約書

【要約】

【課題】 モールド状態においても内部電源電圧に対する半導体記憶装置の動作 マージンを外部から評価することが可能な半導体記憶装置を提供する。

【解決手段】 セレクター22は、テストモードイネーブル信号TMenおよび参照電圧選択信号Vreflen~VrefNenに応じて、電圧分割回路16からの分割電圧VreflA~VrefNAおよび参照電圧発生回路21からの参照電圧VrefSの中から1つの基準電圧VREFSを選択する。内部電圧発生回路23は、セレクター22から出力される基準電圧VREFSを受けて、内部電源電圧VDDSを発生する。

【選択図】

図 1

出 願 人 履 歴 情 報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社